上海2013年12月16日電 /美通社/ -- 電子設計自動化技術的領導廠商 Mentor Graphics近日發(fā)布一份題為《三維集成電路系統(tǒng)的電網(wǎng)分析》的研究報告。中文版的報告全文可在 Mentor Graphics 的官方網(wǎng)站閱讀和下載：[http://mentorg.com.cn/aboutus/view.php?id=229]。
作者簡介
Christen Decoin 是明導 Calibre 設計解決方案新市場與新興市場產(chǎn)品營銷經(jīng)理，負責推動早期新市場分析、產(chǎn)品定義以及產(chǎn)品推出。Christen 先前曾負責明導參與專注于寄生電感、三維集成電路以及高頻提取的 DeCADE Nano2013 計劃。加盟明導之前，Christen 曾擔任 Sagantec 應用工程總監(jiān)以及 Brion Technologies 的可制造性設計(DFM)、光學臨近效應修正(OPC)和光學臨近效應修正(OPC)驗證的高級產(chǎn)品營銷經(jīng)理。
在高級節(jié)點，有效的電網(wǎng)分析是確保小尺寸連接器可以處理電流需求，而不會造成潛在失效模式或信號完整性問題的關鍵。現(xiàn)有的電網(wǎng)分析工具需要按照2.5維和三維設計進行拓展和增強，從而滿足新的需求和使用模式。本文介紹了一些必要的改進。
以系統(tǒng)為中心的電網(wǎng)分析
在三維集成電路系統(tǒng)中，幾個晶粒共享相同的網(wǎng)絡供電。電網(wǎng)分析 (PGA) 工具必須同時分析所有晶粒，因為一個晶粒的電壓降可能直接與另一個相關聯(lián)。此外，電網(wǎng)分析解決方案必須支持各種2.5維/三維晶粒配置 -- 包括布局、定向和堆疊順序 -- 以及晶粒內部連接器模型。
一個系統(tǒng)中的每個晶粒可能已經(jīng)按照其應用和需求采用了不同的工藝節(jié)點。一個系統(tǒng)可能包含 40nm 和 28nm 設計的晶粒以及 65nm 設計的基板夾層(interposer)。增量技術文件定義和校準在這個使用案例中發(fā)揮了重要作用，因為終端用戶只需校準與2.5維/三維整合相關的新堆疊定義部分，而不用重新校準整個堆疊。
2.5維/三維流程的電網(wǎng)分析工具還必須考慮垂直整合所需的更多“對象”，如背面凸塊(microbumps)和背面金屬層（圖1）。三維結構中的背面金屬層呈45度角，而不是正面金屬層常用的90度，這將對功率分析模型產(chǎn)生影響。對于全三維系統(tǒng)，電網(wǎng)分析工具需要給正面和背面金屬之間的硅穿孔(TSV)定義準確的模型，而對于2.5維系統(tǒng)，電網(wǎng)分析工具必須能夠模擬只包含金屬（下面沒有器件）的鈍化基板夾層(interposer)。
使用模型
考慮到2.5維和三維系統(tǒng)的常規(guī)尺寸以及需要整合第三方晶粒，電網(wǎng)分析解決方案必須能夠以三種不同的模式運行。
設計流程中的電網(wǎng)分析
為了盡早、高效地檢測、診斷和糾正電網(wǎng)問題，設計人員應該在布圖規(guī)劃、時鐘樹綜合后以及電路實現(xiàn)后階段進行電網(wǎng)分析。為了提供有意義的分析，必須考慮到系統(tǒng)在既定晶粒（如其它晶粒、基板夾層(interposer)、三維集成電路整合對象等等）上的效果，用戶應該能夠輕松分析系統(tǒng)相互作用。一個既定堆疊內的多幀功能和晶粒間瀏覽使用戶能夠高效地審查、診斷和排除電網(wǎng)問題。盡管這些功能需要工具擁有明顯較大的數(shù)據(jù)容量和更快的響應時間，但是它們對于調試動態(tài)的電網(wǎng)分析運行特別重要。
電網(wǎng)分析輸出
一個電網(wǎng)分析解決方案產(chǎn)生一個全系統(tǒng)功率模型，可用于包裝/電路板電源完整性分析。進行部分模型創(chuàng)建的能力對于支持第三方 IP 整合來說也非常重要。例如，如果一個供應商分析一個基板夾層(interposer)上的一個將由客戶連接至另一個晶粒的晶粒，那么這個供應商需要為第一個晶粒提供功率模型，還要為基板夾層(interposer)提供寄生網(wǎng)表。
結論
當今的電網(wǎng)分析工具提供的功能遠遠無法滿足2.5維/三維集成電路的電網(wǎng)分析需要。功率是2.5維/三維集成電路物理實現(xiàn)中較大的挑戰(zhàn)之一，由此產(chǎn)生的問題無法僅在寄存器傳輸級 (RTL) 得到解決。為了使半導體行業(yè)完全支持除2.5維以外的三維整合、存儲器堆疊以及廣泛的 IO 應用，電網(wǎng)分析解決方案必須解決本文討論的需求，尤其是如果目標是為擁有具有強大的多晶粒電網(wǎng)布圖規(guī)劃能力的真正三維集成電路整合流程。
