Xilinx發(fā)布Vivado Design Suite 2013.3版本，新增全新UltraFast設計方法及新一代即插即用IP和部分重配置功能，豐富設計流程，實現前所未有的IP易用性, 進一步提高設計生產力
北京2013年10月28日電 /美通社/ --All Programmable 技術和器件的全球領先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天發(fā)布Vivado Design Suite 2013.3版本，提供全新UltraFastTM設計方法，增強型即插即用IP配置、集成與驗證功能，以及部分重配置(Partial Reconfiguration) 功能。Vivado®設計套件與賽靈思的All Programmable器件進行了協同優(yōu)化，是可編程業(yè)界唯一一款SoC增強型設計套件，能夠解決系統級集成與實現方面的生產力瓶頸的。
為加快設計進程，準確預測設計進度，Vivado Design Suite 2013.3版本包含有UltraFast設計方法要素的自動化功能，其中提供的設計規(guī)則檢查(DRC)，可在整個設計周期中引導工程師一步步開展設計工作，而硬件描述語言(HDL)和約束模版，則可實現較佳質量結果。
增強型即插即用IP配置、集成與驗證功能
賽靈思于2012年推出即插即用IP計劃，運用IP-XACT、IEEE P1735加密和AMBA® AXI4互聯協議等業(yè)界標準加速IP集成。今年早些時候Vivado設計套件提供業(yè)界首款即插即用IP集成設計環(huán)境Vivado IP 集成器(Vivado IPI)，突破了RTL設計生產力的局限性。
Vivado Design Suite 2013.3版本通過增強型IP集成功能，在易用性方面取得了重大進步，并提供超過230個LogiCORE?和SmartCORE?IP核。經過這次版本升級，實現了設計和賽靈思IP的系統級協同優(yōu)化。例如設計人員現在可以在整個設計過程中與以太網MAC或PCIe®等連接功能IP共享時鐘資源。如果要進行IP升級，則可以方便地從頂層訪問IP內部的收發(fā)器調試端口。設計人員不僅可以通過使用Vivado邏輯分析器提供的新功能在運行時間對AXI系統進行完全的讀/寫訪問，而且他們還可以借助先進的觸發(fā)器功能進行硬件調試，以檢測和捕獲復雜事件。
Vivado Design Suite 2013.3套件還進一步簡化IP與修訂控制系統的集成，并能夠在 Cadence Incisive Enterprise仿真器和Synopsys VCS仿真器配合下自動運行驗證流程。
部分重配置
Vivado Design Suite 2013.3版本支持部分重配置功能。ISE設計套件也提供有該功能，已被眾多客戶成功采用。部分重配置技術可按需動態(tài)地更換功能，從而提高了器件資源利用率。此外，部分重配置不但可降低功耗，而且還能在不停機的情況下實現系統現場升級。
Tendium公司固件工程經理Stephen Frey表示：“運用賽靈思Vivado設計套件針對7系列器件提供的部分重配置功能，Trendium得以在滿足我們的PCI Express®要求的情況下，成功開發(fā)出片上系統架構。借助部分重配置技術，我們可在不擾亂PCI Express鏈路的情況下為我們的網絡訪問代理平臺更換協議分析模塊，從而提高賽靈思器件的有效利用率。通過該方法還可用新模塊更新現有硬件，為未來產品提供增強特性?！?/p>
供貨時間
現在即可到賽靈思官網china.xilinx.com/download 下載Vivado Design Suite 2013.3 版本，或者觀看在線培訓視頻，運用UlstraFast設計方法和Vivado設計套件的目標參考設計， 迅速提升您的設計生產力。
